IBM과 삼성전자가 수직(vertical) 트랜지스터 아키텍처를 활용한 신규 반도체 디자인(VTFET)을 발표했다. 양사는 VTFET 반도체 설계를 바탕으로 나노 공정을 뛰어넘는 혁신이 가능하며, 기존 스케일링된 핀펫(finFET) 아키텍처 대비 전력 사용량을 최대 85%까지 절감할 수 있다고 밝혔다.

반도체 트랜지스터의 수가 2년마다 두 배씩 증가한다는 ‘무어의 법칙’이 한계에 이르렀다는 목소리가 곳곳에서 들리고 있다. 점점 더 많은 트랜지스터가 한정된 공간에 포함되어야 하기 때문에, 물리적인 면적 자체가 부족해진다는 것이다.

기존의 트랜지스터는 반도체 표면에 수평으로 배치되어, 전류가 평면을 따라 흐를 수 있게 설계됐다. 한편, ‘Vertical Transport Field Effect Transistors’의 줄임말인 VTFET 기술은 칩 표면에 수직으로 트랜지스터를 쌓아서 수직 또는 상하로 전류를 흐르게 한다.

VTFET 아키텍처는 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있기 때문에, 무어의 법칙이 가진 한계를 극복하고 성능을 높이기 위한 장벽을 해결한다는 것이 IBM과 삼성전자의 설명이다. 또한, 트랜지스터의 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원하는 것도 특징이다. 양사의 설명에 따르면, 새로운 공정 기술은 기존 핀펫(finFET) 공정 칩 대비 2배 높은 성능을 내거나, 전력 사용량을 85% 줄일 수 있다.

IBM과 삼성전자는 새로운 VTFET 아키텍처가 반도체 산업의 다양한 혁신을 이끌 수 있을 것으로 기대하고 있다. 예를 들면 나노 공정의 한계를 넘어서 반도체 성능을 더욱 확장하거나, 일주일간 충전 없이 사용할 수 있는 핸드폰 배터리를 만들 수 있다는 것이다. 이외에도 암호화폐 채굴이나 데이터 암호화 등 높은 전력을 필요로 하는 작업의 전력 사용량 및 탄소 배출량을 줄이는 한편, 전력 소비량이 낮은 사물인터넷(IoT) 및 에지 기기를 더욱 다양한 환경에서 운용하는 것도 가능해진다.

IBM은 삼성이 5나노(nm) 노드에 기반한 IBM 칩을 생산할 것이라고 밝혔다. 이렇게 생산된 칩은 IBM의 자체 서버 플랫폼에서 활용될 것으로 예상된다. 삼성은 지난 2018년 IBM의 7nm 칩을 제조할 것이라고 발표했고, 올해 초에는 이 칩이 IBM 파워10 서버 제품군에 탑재됐다. 또한, 올해 초 공개된 IBM 텔럼 프로세서(IBM Telum Processor) 또한 IBM의 설계를 기반으로 삼성이 제조하는 등 양사의 협력이 꾸준이 진행되었다.

IBM의 무케시 카레(Mukesh Khare) 리서치 하이브리드 클라우드 및 시스템 담당 부사장은 “이번에 발표한 기술은 기존의 관습에 도전하며, 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공하며 세상을 발전시키는 방법에 대해 재고하는 것을 의미한다”면서, “현재 반도체 업계가 여러 부문에서 어려움을 겪고 있는 상황에서도 IBM과 삼성은 반도체 설계 부문에서의 혁신은 물론, ‘하드 테크’를 추구해 나가는 데 함께 노력하고 있다는 것을 보여주고 있다”고 전했다.